20#ifndef STM32H7xx_LL_GPIO_H
21#define STM32H7xx_LL_GPIO_H
34#if defined (GPIOA) || defined (GPIOB) || defined (GPIOC) || defined (GPIOD) || defined (GPIOE) || defined (GPIOF) || defined (GPIOG) || defined (GPIOH) || defined (GPIOI) || defined (GPIOJ) || defined (GPIOK)
44#if defined(USE_FULL_LL_DRIVER)
55#if defined(USE_FULL_LL_DRIVER)
107#define LL_GPIO_PIN_0 GPIO_BSRR_BS0
108#define LL_GPIO_PIN_1 GPIO_BSRR_BS1
109#define LL_GPIO_PIN_2 GPIO_BSRR_BS2
110#define LL_GPIO_PIN_3 GPIO_BSRR_BS3
111#define LL_GPIO_PIN_4 GPIO_BSRR_BS4
112#define LL_GPIO_PIN_5 GPIO_BSRR_BS5
113#define LL_GPIO_PIN_6 GPIO_BSRR_BS6
114#define LL_GPIO_PIN_7 GPIO_BSRR_BS7
115#define LL_GPIO_PIN_8 GPIO_BSRR_BS8
116#define LL_GPIO_PIN_9 GPIO_BSRR_BS9
117#define LL_GPIO_PIN_10 GPIO_BSRR_BS10
118#define LL_GPIO_PIN_11 GPIO_BSRR_BS11
119#define LL_GPIO_PIN_12 GPIO_BSRR_BS12
120#define LL_GPIO_PIN_13 GPIO_BSRR_BS13
121#define LL_GPIO_PIN_14 GPIO_BSRR_BS14
122#define LL_GPIO_PIN_15 GPIO_BSRR_BS15
123#define LL_GPIO_PIN_ALL (GPIO_BSRR_BS0 | GPIO_BSRR_BS1 | GPIO_BSRR_BS2 | \
124 GPIO_BSRR_BS3 | GPIO_BSRR_BS4 | GPIO_BSRR_BS5 | \
125 GPIO_BSRR_BS6 | GPIO_BSRR_BS7 | GPIO_BSRR_BS8 | \
126 GPIO_BSRR_BS9 | GPIO_BSRR_BS10 | GPIO_BSRR_BS11 | \
127 GPIO_BSRR_BS12 | GPIO_BSRR_BS13 | GPIO_BSRR_BS14 | \
136#define LL_GPIO_MODE_INPUT (0x00000000U)
137#define LL_GPIO_MODE_OUTPUT GPIO_MODER_MODE0_0
138#define LL_GPIO_MODE_ALTERNATE GPIO_MODER_MODE0_1
139#define LL_GPIO_MODE_ANALOG GPIO_MODER_MODE0
147#define LL_GPIO_OUTPUT_PUSHPULL (0x00000000U)
148#define LL_GPIO_OUTPUT_OPENDRAIN GPIO_OTYPER_OT0
156#define LL_GPIO_SPEED_FREQ_LOW (0x00000000U)
157#define LL_GPIO_SPEED_FREQ_MEDIUM GPIO_OSPEEDR_OSPEED0_0
158#define LL_GPIO_SPEED_FREQ_HIGH GPIO_OSPEEDR_OSPEED0_1
159#define LL_GPIO_SPEED_FREQ_VERY_HIGH GPIO_OSPEEDR_OSPEED0
163#define LL_GPIO_SPEED_LOW LL_GPIO_SPEED_FREQ_LOW
164#define LL_GPIO_SPEED_MEDIUM LL_GPIO_SPEED_FREQ_MEDIUM
165#define LL_GPIO_SPEED_FAST LL_GPIO_SPEED_FREQ_HIGH
166#define LL_GPIO_SPEED_HIGH LL_GPIO_SPEED_FREQ_VERY_HIGH
172#define LL_GPIO_PULL_NO (0x00000000U)
173#define LL_GPIO_PULL_UP GPIO_PUPDR_PUPD0_0
174#define LL_GPIO_PULL_DOWN GPIO_PUPDR_PUPD0_1
182#define LL_GPIO_AF_0 (0x0000000U)
183#define LL_GPIO_AF_1 (0x0000001U)
184#define LL_GPIO_AF_2 (0x0000002U)
185#define LL_GPIO_AF_3 (0x0000003U)
186#define LL_GPIO_AF_4 (0x0000004U)
187#define LL_GPIO_AF_5 (0x0000005U)
188#define LL_GPIO_AF_6 (0x0000006U)
189#define LL_GPIO_AF_7 (0x0000007U)
190#define LL_GPIO_AF_8 (0x0000008U)
191#define LL_GPIO_AF_9 (0x0000009U)
192#define LL_GPIO_AF_10 (0x000000AU)
193#define LL_GPIO_AF_11 (0x000000BU)
194#define LL_GPIO_AF_12 (0x000000CU)
195#define LL_GPIO_AF_13 (0x000000DU)
196#define LL_GPIO_AF_14 (0x000000EU)
197#define LL_GPIO_AF_15 (0x000000FU)
222#define LL_GPIO_WriteReg(__INSTANCE__, __REG__, __VALUE__) WRITE_REG(__INSTANCE__->__REG__, (__VALUE__))
230#define LL_GPIO_ReadReg(__INSTANCE__, __REG__) READ_REG(__INSTANCE__->__REG__)
560 ((((Pin * Pin) * Pin) * Pin) * Alternate));
597 ((((Pin * Pin) * Pin) * Pin) *
GPIO_AFRL_AFSEL0)) / (((Pin * Pin) * Pin) * Pin));
637 (((((Pin >> 8U) * (Pin >> 8U)) * (Pin >> 8U)) * (Pin >> 8U)) * Alternate));
675 (((((Pin >> 8U) * (Pin >> 8U)) * (Pin >> 8U)) * (Pin >> 8U)) *
GPIO_AFRH_AFSEL8)) / ((((Pin >> 8U) *
676 (Pin >> 8U)) * (Pin >> 8U)) * (Pin >> 8U)));
746 return ((
READ_BIT(GPIOx->
LCKR, PinMask) == (PinMask)) ? 1UL : 0UL);
805 return ((
READ_BIT(GPIOx->
IDR, PinMask) == (PinMask)) ? 1UL : 0UL);
857 return ((
READ_BIT(GPIOx->
ODR, PinMask) == (PinMask)) ? 1UL : 0UL);
945 WRITE_REG(GPIOx->
BSRR, ((odr & PinMask) << 16u) | (~odr & PinMask));
952#if defined(USE_FULL_LL_DRIVER)
959void LL_GPIO_StructInit(LL_GPIO_InitTypeDef *GPIO_InitStruct);
#define __IO
Defines 'read / write' permissions.
#define WRITE_REG(REG, VAL)
#define MODIFY_REG(REG, CLEARMASK, SETMASK)
#define READ_BIT(REG, BIT)
#define GPIO_OSPEEDR_OSPEED0
CMSIS STM32H7xx Device Peripheral Access Layer Header File.
__IO uint32_t OSPEEDR
GPIO port output speed register, Address offset: 0x08.
__IO uint32_t AFR[2]
GPIO alternate function registers, Address offset: 0x20-0x24.
__IO uint32_t PUPDR
GPIO port pull-up/pull-down register, Address offset: 0x0C.
__IO uint32_t ODR
GPIO port output data register, Address offset: 0x14.
__IO uint32_t OTYPER
GPIO port output type register, Address offset: 0x04.
__IO uint32_t LCKR
GPIO port configuration lock register, Address offset: 0x1C.
__IO uint32_t MODER
GPIO port mode register, Address offset: 0x00.
__IO uint32_t BSRR
GPIO port bit set/reset, Address offset: 0x18.
__IO uint32_t IDR
GPIO port input data register, Address offset: 0x10.